IntelがRISC-Vの標準化団体「RISC-V International」に加盟へ 51
ストーリー by nagazou
加盟 部門より
加盟 部門より
Intelのファウンドリ事業部門「Intel Foundry Service（IFS）」は7日、オープンソースのRISC-Vの標準化団体である「RISC-V International」に加盟すると発表した。顧客からの強い要望を受けて、RISC-Vエコシステムの主要パートナーと協力し、各市場に最適化した検証済みRISC-V IPコアを提供していく方針であるという。同社はx86、Arm、RISC-Vという3種類のISAに最適化された製品が提供可能になることから、より多くのファウンドリ事業の顧客を獲得につながるとしている（Intel、TECH+、PC Watch、ZDNet、ITmedia）。
合わせてIFSのファウンドリー・エコシステムを構築するため、ブレイクスルー技術を持つ新興企業などを対象にした10億ドル規模のファンドを設立した。このファンドでは、知的財産（IP）、ソフトウェアツール、革新的チップのアーキテクチャ、高度パッケージング技術などを持つ企業への投資を行う。複数のベンダーが持つ設計IPやプロセス技術をとりまとめるオープンなエコシステム「Open Chiplet Platform」をクラウドサービスプロバイダと実現していくとしている。
合わせてIFSのファウンドリー・エコシステムを構築するため、ブレイクスルー技術を持つ新興企業などを対象にした10億ドル規模のファンドを設立した。このファンドでは、知的財産（IP）、ソフトウェアツール、革新的チップのアーキテクチャ、高度パッケージング技術などを持つ企業への投資を行う。複数のベンダーが持つ設計IPやプロセス技術をとりまとめるオープンなエコシステム「Open Chiplet Platform」をクラウドサービスプロバイダと実現していくとしている。
Intelってまだあったんだ (スコア:0)
とっくにAMDに滅ぼされたと思ってた
Re: (スコア:0)
スラドの過去記事をどうぞ。
っ AMDの決算が好調、それでも売り上げはIntelの約10分の1 [hardware.srad.jp]
Re: (スコア:0)
へいへいインテルびびってる
Re: (スコア:0)
Alder Lakeの登場でIntelが再逆転したんだが
Re: (スコア:0)
相変わらず消費電力マシマシの力業だけどな。
デスクトップはそれでいいけど。
Re: (スコア:0)
価格差2万円近くとワット制限で性能と電力消費のバランス取れば
差額なんて月1000円(24時間100%稼働)もないからコスパで買ってると思うが
そもそもマザーメーカーおかしいんだよw
H670でデフォルトだとマザー側の電力供給制限4000Wとかになってんだぞ
Intelの出してる設定値でベンチ比較するやつが殆どいない方がどうかしてる
Re: (スコア:0)
マザー側の電力供給制限4000W
ブレーカ飛びますがな
Re: (スコア:0)
実際は電源とかからの供給でそこまで行かないんだけどアンリミテッドとしてそう言う値設定になってんの
KなしCPU付けてるのにそんな値になってて？で頭が埋まって設定変えた物
Re: (スコア:0)
> 4000W
電気ストーブ5台分をPCケースの中に！？
Re: (スコア:0)
大昔からAMDはいい線いってるようでも、Intelを追い越すことは出来ずIntelの後追いに逆戻りするというパターンしかなかったのだが
一抹の不安 (スコア:0)
＞同社はx86、Arm、RISC-Vという3種類のISAに最適化された製品が提供可能
XScaleの前例があるからなあ…
Re: (スコア:0)
x86みたいなアドバンテージがあるわけではなく、ゼロスタートでガチンコ勝負だと、
10億超の人口からの選りすぐりエンジニアと、国家予算を使って開発させる中華勢に勝てないと思う。
単に性能だけなら勝てるかもしれないけど、経済的に勝つには価格性能比で勝たないといけない。
100年ぐらい一つの都市を貸しといても、500年、1000年単位でみれば利益でしょ、みたいな投資してくる国には勝てない。
分断された世界でのチャイナフリーRISC-Vとしては価値があると思うけど。
Re: (スコア:0)
> 国家予算を使って開発させる中華勢に勝てないと思う
設計までは凄くても最新プロセスの製品を作れなかったりして
Re: (スコア:0)
つまり設計のすごい中国勢と製造のすごいインテルでウィンウィン。Cintel.
Re: (スコア:0)
いやIntelよりもTSMCを手に入れれば良いんだよ
#うーむ、洒落にならない
Re: (スコア:0)
製造機器メーカーとか部材屋もほしいから日本ももらうね。
Re: (スコア:0)
> 国家予算を使って開発させる中華勢に勝てないと思う。
中国は国家予算を使うと強そうなのに、日本が国家予算を使うとIT系では死亡フラグ感あるのはなぜなんだろう...
Re: (スコア:0)
餌を飲み込んだ「鵜」を、いざとなったら殺せるくらいの
強権があるかないかですな
と勝手に想像。
Re: (スコア:0)
既存のCPUにセキュリティ専用プロセッサを追加してパッケージするとか
Re: (スコア:0)
それなんてSGX?
#そういえばMEのBSDライセンス違反の疑いはどうなったのだろうか？
Minixを使用していると言われているIntel ME、BSDライセンス違反の疑い
https://srad.jp/story/17/12/12/0416213/ [srad.jp]
Re: (スコア:0)
記事のとおりだけど、intelがRISC-Vのプロセッサを製品化するって話じゃないよ。
ファウンドリ事業するにあたって、自社プロセスに最適化したRISC-VのコアをIPとして提供できるようにしようってことです。
製品をいつまで提供するかは、intelのプロセス使うファブレス企業次第。
Re:一抹の不安 (スコア:2, 参考になる)
大元の話は IDM2.0 関連で Intel がスタートアップ企業向けに Intel ファウンドリを使うための資金提供しますって話
その中で RISC-V コアの物理設計を売るというより、RISC-V コアを Intel で作る場合に必要な製造関連のIPを提供しますと言ってる
そして実際に SiFive が参加しますと発表
https://www.sifive.com/press/sifive-partners-with-intel-to-spark-innov... [sifive.com]
Intel が x86/64 から切り替えるってのは「現段階では」ミスリード
Re: (スコア:0)
intelのFab部門や旧AlteraのFPGA部門を考えると別に驚くような話でも無いんだよな
RISC-VベースのNIOSの話も前に出てたし
ISAの切り替え (スコア:0)
A64FXの話で「ISAの切り替えはあっさりだった」との話があったけど、Intelが普通に苦労してそうなのは何だろうな。
なんならマイクロコードでファームウェアだけでまるっとスイッチできそうなイメージだけども。
浮動小数点演算あたりが支配的なスパコンと、雑多なコードが走るオープン系、それも出荷数考えればパフォーマンスのチューニングが色々違うのかな？
多少遅くて電力効率が悪くても仮想マシンのノリで実行中に命令セットを変更できたら便利なのにな。
Re:ISAの切り替え (スコア:2)
フラグレジスタがあるからだと思います。
それで，アウトオブオーダーのためのリオーダーバッファーに対象となるレジスタへの出力値ばかりでなく，
その時のフラグレジスタの値を必ず入れなくてはいけなくなります。
Re: (スコア:0)
そんなものは全く障害にはならない。64bit ARMにもフラグがある。
Re:ISAの切り替え (スコア:2, 興味深い)
富岳の話で行けば
・実行する人はソースを持っている人なので、ターゲットに合わせてコンパイルし直せる
・x86向けコードをJITで動かすスタックを開発 [opensource.srad.jp]
・A64FXに導入したSVEは元々「京」で使っていた技術の後継なので、元々の利用者は使い方がわかっているし速度も出やすい
などの理由があるので切り替えに成功したのだと思います。
Intelが苦労しているのは、
・x86/x64の高速化機構（命令デコーダ、分岐予測）が非常に複雑で、他のISAでは使えない
・他のISAを使うとIPによる収益がなくなるので、実入りが少なくなる
→研究・開発費をx86/x64ほどはかけられない
あたりが理由じゃないかなと。
正直RISC-VをIntelがやるのは価格競争力的に厳しいと思います。
CPU設計（レイアウト設計）のツールなんかが優秀でRISC-Vにも最適化させられれば……と思うけどIntelって手設計部分も多いと聞くのでそこも厳しいかなぁ。
Re: (スコア:0)
インテルが苦労してるのはとどのつまりAMD64向けソフトウェア資産が最大の強みで足枷ってとこだろう。新命令セットへ移行したい気持ちはあるが客がついてこない新規顧客を獲得するのが面倒と。既存別命令セットの場合市場が小さいからとか特許料とかAMD64と違って諸々の参入障壁が少なく敵が多いとか。
高速化テクニックは内部命令に変換後の話なんで正直命令セットはあまり関係ないと思う。むしろRISCにすればCISCゆえの無駄な処理がなくなりより高速化できる確率が高い。
大体京から富嶽は基本的には人気命令セットから人気命令セットへの移行なんでそりゃすんなり行くだろうと。
Re: (スコア:0)
IntelがARM、RISC-Vにしたとして、余計な機構を省ける分高速化あるいは省電力化できると思いますが、それはIntelの強みにならないです。
別に他の安いファウンドリにお願いしても同じ、となればIntelがこの領域で勝つのは難しい。
なのでARM、RISC-Vに対しIntelのカスタムで高速化できれば強みになると思うのですが、x86/x64で培ってきたノウハウをそのままは使えないという点で苦労と表現しました。
あと、京のCPU命令セットはSPARCなんですけど、これを人気命令セットなんて言う人初めて見ました。
死にかけのアーキテクチャという認識なんですが……
Re: (スコア:0)
>あと、京のCPU命令セットはSPARCなんですけど、これを人気命令セットなんて言う人初めて見ました。
>死にかけのアーキテクチャという認識なんですが……
京を設計したころだと、ARM は有象無象の組み込み用CPUに対し、SPARC はサーバーやワークステーションでかなり幅を効かせていた人気のCPU。
Re: (スコア:0)
TOP500 [top500.org]で「Processor Generation」を見たところでは当時SPARCが流行っていたとはとても思えず。
2011-Novだと圧倒的トップのXEONが80%、続いてPOWERが7%、続いてOpteronが5%といった感じ。
もちろんワークステーションなどでは人気があったかもしれませんが、少なくともスパコンの領域では零細もいいところですね。
Re: (スコア:0)
2位じゃダメなんですかの頃だと新規では完全に斜陽だったような
Re: (スコア:0)
x86/x64で培ってきたノウハウはぶっちゃけMicroOpの方にあるので命令セットが変わっても割とそのまんま流用できるという想定です。内部命令が他と異なる外向けの命令セットだけ同じプロセッサのハード、IPが売れるかどうかは知らん。
コンパイラが吐き出す機械語なんてどうせプロセッサがデコードついでに再コンパイルするからどうでもいい。
Re: (スコア:0)
PentiumProの頃のuopはRISCっぽい感じだったが、今はx86の命令をなるべくそのまま扱うようになっている。インテルが詳細を語らなくなったのでわからないが、op reg, memなら1uopじゃないかな。op mem, regは2uopにする。ATOMはそう。Centaurのもそう。
まあ最後にはロードと演算は実行ユニットが違うから分解するわけだが、ロード→演算という明白で直接的な依存関係があるので、一般的なデータの待ち合わせユニットからオフロードすることができる。RISCにはこれがない。
Re:ISAの切り替え (スコア:1)
> ロード→演算という明白で直接的な依存関係があるので、一般的なデータの待ち合わせユニットからオフロードすることができる。
いいえ、Alder lakeのPコアのGolden Coveのブロックダイアグラムはそんな構造にはなっていません。
Apple A15やCortex-X2と同様にGolden Coveの演算パイプラインとロードストアパイプラインは
完全に独立しています。
Alder lakeのEコアのAtom由来のGracemontも同様で、そもそもA15やCortex-X2に極めて類似した
バックエンド構造になっています。ZenやZen2も同様です。
Zen3はALUのパイプラインとAGUのパイプライン2本をひとまとめにしてスケジューリングしている点が
異なりますが演算パイプラインとロードストアパイプラインが独立していることに変わりはありません。
現行のIntel CPUもAMD CPUも内部構造は今もロードストアアーキテクチャのまま何も変わっていません。
それに、x86_64の規定するmemory ordering(バイトオーダーのことではない)は制限の強いTotal Store
Orderingで、Weak OrderingのARMやRISC-Vの方がよりメモリアクセスの最適化が可能となっており、
むしろメモリ周りはARMやRISC-Vの方が優位です。
Re: (スコア:0)
うむ。
低並列度で高性能向けだとデコーダやOoOの複雑さをトランジスタ数で殴って直接解決できるようになったCISCが断然有利。まあ限度はあるけど。作れるトランジスタ数が絶対的に足りない今世紀初頭くらいまではRISCの出る幕もあったけど、今となってはねぇ。
逆に並列数で性能稼ぐ方面はどうしても省電力のニーズが出てくるのでスーパーコンピュータだとRISCが強い。コンシューマ向けみたいなソフトウェア資産の問題も少ないし。
スーパーコンピュータの事情とPCの事情は全く異なるので同列に議論するのは無理だね。
Re: (スコア:0)
俺> まあ最後にはロードと演算は実行ユニットが違うから分解するわけだが
> 演算パイプラインとロードストアパイプライン
こう書いたが、君の言っているのはこのことだろう。
俺が書いたのはスケジューリングの話で、CISC命令を分解するのをなるべく遅らせる、ロードしてすぐ使いそれ以外では二度と使われない短命なデータ(バイパスで渡せばいいからレジスタエントリを確保する必要がない)における最適化がx86では可能で、RISCの半分の16本のレジスタしかないという弱点をある程度補える。昔みたいにop reg,memをさっさと分解してしまうとuopが増えるし短命性の情報も失われ
Re: (スコア:0)
> なんならマイクロコードでファームウェアだけでまるっとスイッチできそうなイメージだけども。
NetBurstがそういう思想だったよね。
↓の記事にもあるようにようにガンガン拡張できる一方で代償も大きかった(クロック高い割に性能が低い、かつ爆熱)。
https://pc.watch.impress.co.jp/docs/2004/0309/kaigai071.htm [impress.co.jp]
あとはTransmetaのCPUとかも思い出されますな。
Re: (スコア:0)
これぞ本当の (スコア:0)
RISCヘッジ
Re: (スコア:0)
呼びました？＞i960 [wikipedia.org]、i860 [wikipedia.org]
i860再び！ (スコア:0)
インテルのRISCといえばi860
実際はアルテラのFPGAに搭載するCPU絡みでRISC採用するからだろうけど
Re: (スコア:0)
i860をRISCというのはちょっと違和感。間違ってはないけど。
むしろi860で苦労したのに、なぜitaniumでVLIWに再挑戦したのかと小一時間……
Re: (スコア:0)
VLIWで行こうというのはHPの発案だったようで…
https://ascii.jp/elem/000/000/640/640449/ [ascii.jp]
RISC-V International自体大丈夫？ (スコア:0)
プラチナメンバー中華支配されてる感…
技術盗られておしまいになるんじゃ…？
Re: (スコア:0)
プラチナメンバー中華支配されてる感…
priority China memberという意味だったのだよ
Re: (スコア:0)
オープンアーキテクチャで何を盗むというんだ。
Re: (スコア:0)
中国は大変なものを盗んでいきました。#4200240のかしこさです。
今のところはFPGA上に合成可能なMCUですよ (スコア:0)
あまり知られていないようなので。
旧AlteraのFPGA上に合成可能なMCUとしてNIOS-IIというプロプラなISAのMCU IPがあったのですが、それが更新されてRISC-VのISAを採用しました。
https://www.intel.com/content/www/us/en/products/details/fpga/nios-pro... [intel.com]
Re: (スコア:0)
FPGAの上だと、開発者は基本的にソース持っているから
(買い物のIPとかは別だけどそれだってまあなんとかなるかな)
ISAの切り替えはやりやすいですね
まあ組み込みはみんなそうだけど